挑战2nm芯片！英特尔放大招，台积电还卷吗？
＂老实巴交＂的英特尔，不再＂挤牙膏＂度日了？
一切源于台积电与三星＂不讲武德＂，破坏了晶体管尺度原有定义规范！
＂重新定义＂的所谓7nm、5nm等，确实让台积电与三星 赚足了摩尔定律＂领航者＂的噱头，却也给＂本分＂的英特尔（Intel）扣上了不思进取的帽子……
于是乎， 外界看到了英特尔＂重振雄风＂的第一步： 硬碰硬地以其人之道还治其人之身，不再沿用原有的晶体管尺度定义。
当然了，也不跟随台积电与三星「工艺规则」，而是以半导体行业＂老大哥＂架势，搞出了自主定义的制程工艺标准。
更进一步的是，不同于台积电联手苹果芯片团队的就地＂躺平＂， 英特尔还积极引进了ASML最先进EUV光刻机！
上演了＂工欲善其事 必先利其器＂……还在＂打磨＂第一代EUV的台积电，又有何感想？
常见的晶圆制造芯片产线（示意图）
相关科技资讯内容披露：一座位于「美」俄勒冈地区的D1X晶圆工厂，英特尔（Intel）大张旗鼓的举办了Mod3扩建仪式！
英特尔还给产线扩建之地命了名：戈登·摩尔公园（Gordon Moore Park）
英特尔放大招：挑战2nm芯片！
据悉，英特尔基于D1X工厂的Mod3产线扩建，实际上早从2021年8月份就开始筹划。
进行晶圆制造的「洁净室」空间增加了2.5万平米，使得英特尔原有D1X厂商的面积扩大了20%之多。
一座厂商增加了五分之一的产线面积， 用于「第二代EUV光刻机」设备安装！
这里提到的「第二代」EUV光刻机是指：
荷兰ASML已经可以组装后量产供应的、高数值孔径（High NA）EUV光刻机——TWINSCAN EXE:5200 EUV 系列。
苹果芯片团队自研 Apple Ultra Fusion封装架构、辅以台积电3D Wafer-on-Wafer封装技术，或许是为了＂深度挖掘＂所谓「第一代EUV光刻机」技术潜力。
不过，有些不太淡定的英特尔（Intel） ，似乎更加倾向于侧重EUV设备，借所谓「第二代EUV光刻机」技术能力，在芯片制程工艺的顶级博弈中，寻求产能优势！
又是扩建原有D1X工厂的新Mod3产线，又是积极部署第二代EUV光刻机，如此不惜高昂成本的英特尔， 恐怕要让ASML感动的＂泪泪纵横＂？
综合相关半导体产业消息可知：在台积电与三星还在＂打磨＂第一代EUV光刻机、英特尔费劲力气部署第二代EUV光刻机的现阶段，ASML已经准备好了第三代EUV光刻机~
初代EUV光刻机设备1亿美元售价、第二代接近2亿美元、第三代接近3亿美元，一代更比一代强、一代更比一代贵…… ASML的＂胃口＂越来越大了！
英特尔却没有更好的＂办法＂可尝试了，尤其是台积电与三星＂过于噱头＂、联手推倒了原有摩尔定律「晶体管尺度定义」规范，芯片设计厂商也助推了这种＂另类＂潮流！
挑战2nm芯片！
英特尔官方指出：晶体管数量密度更高的2nm芯片，2024年第三季度就可以登场了。（注意：英特尔官方并不认可「Xnm」命名，而是以英特尔自推自用「xxA」规则）
外界普遍的共识认知下，原本规则下5nm+对应了英特尔18A工艺，现有规则下的英特尔18A对应了18埃米（等于1.8纳米）， 也就对标了台积电＂规则＂命名2nm（纳米） ~
值得一提的是，美企IBM此前也宣布突破了2nm芯片制程技术。
而在IBM保留的实验性芯片产线中、所攻克的相应2nm工艺技术应用，大概率会联合英特尔（Intel）商业化。
扩建原有D1X工厂、新建一处Mod3产线，准备安装第二代EUV光刻机，这就是英特尔挑战2nm芯片、公开放出来了的大招儿！
台积电还卷吗？
在外界看来，现阶段的台积电不容易，真的是一把鼻涕一把泪……
一是 原本华为海思+苹果芯片「客户多元化」格局被打破，更多美企芯片产能需求的订单占了更多份额。
这种明显会让台积电有些 ＂离了美企订单，就得干瞪眼＂ 的局面，不是「产能多元化」带来的更强营收所能化解！
二是 台积电被强拉硬拽「扩建」在美晶圆制造芯片产线，也跟台积电＂暧昧＂苹果芯片团队继续＂打磨＂第一代EUV光刻机、寻求更低投入支出获得利益更大化的谋求不符~
三是 此前公然呼吁＂不要给美企以外厂商补贴＂、明摆着嘲讽台积电是＂外来厂商＂的英特尔，摆脱了原有芯片命名规则之后，又率先引进了ASML第二代EUV光刻机！
总之就是，台积电这类纯粹的第三方晶圆制造、芯片代工厂商，不仅在＂基本盘＂面临华为技术等开始寻求「芯片叠加」、寻求第三代半导体「碳基」材料芯片突破压力。
就连常规侧重光刻机设备升级的＂原路线＂方面，常年被嘲＂挤牙膏＂的英特尔也放了大招——率先引进了ASML第二代EUV光刻机、挑战2nm芯片量产的半导体＂江湖地位＂！
这种前后夹击下，台积电还怎么＂卷＂？
不得不感慨的是，半导体芯片领域的较量，越来越有意思了……
作者：蔡发涛 | 今日头条号内容