英特尔把10nm改名为7nm，与台积电的技术差距又近了一步

　　＂制程技术追不上，那英特尔就把 10nm 直接改成 7nm 不就好了！＂ 这不再是一句玩笑话，而是英特尔 CEO Pat Gelsinger 再次向台积电下战帖的重磅宣言！
　　不仅如此， Gelsinger 更宣布抢下高通的代工订单，预计在 2024 年以 2nm 制程（20埃米）为高通代工新产品，以及亚马逊 AWS 将成为英特尔第一个使用其先进封装解决方案的客户。
　　英特尔找上高通不意外，因为台积电手上的三大客户：苹果、高通、AMD，只有高通与英特尔竞争关系较小。 因此，英特尔如果要在晶圆代工业务上端出的第一个重量级的代工客户，高通是众望所归。
　　另一个原因是，高通在业界是出了名不具忠诚性，长年游走于台积电和三星两大代工厂之间，现在英特尔要进入晶圆代工领域，高通自然是不会错失这个＂输诚＂的机会。果然，高通立刻展开＂三劈＂，在英特尔、台积电、三星三大代工厂之间大享齐人之福，谋取自身最大利益。
　　英特尔 7 月 26 日登场的 Accelerated 加速日记者会中，释出满满干货。 《问芯Voice》整理五大重点，看完英特尔释放出的技术讯息后，也会对于未来五年半导体技术发展轨迹，有更深一层的了解。
　　1. 为制程技术＂正名＂：缩短与台积电之间的技术竞争差距
　　为什么要更改制程技术的命名方式？
　　英特尔这样表示： 目前以奈米为基础的制程节点命名方式，并不符合自 1997 年起采用闸极长度为准的传统。 因此，公司决定让制程命名更具清晰并具备一致性的架构，客户也可以有更精准的认知。
　　未来， 英特尔将在 4 年内发表 5 个制程技术节点 ，公司朝 ＂目标锁定、全速前进＂ 发展。
　　英特尔也进一步透露，在考虑新命名时，是以 ＂PPA＂（性能、功耗、面积）为参考基准，且进一步指出，经过这次＂正名＂，英特尔的 7nm 制程与台积电的 7nm 制程是不相上下。
　　10nm Super Fin 正名为 7nm 制程（Intel 7）： 7nm 制程的首波产品会是应用在笔记本的 Alder Lake 处理器，并且在 2022 年第一季量产 Sapphire Rapids 数据中心服务器的产品。
　　7nm 制程正名成 4nm制程（Intel 4）:  开始使用极紫外光 EUV 机台技术。 4nm 制程将于 2022 下半年准备量产，2023 年开始出货，笔记本处理器 Meteor Lake 和数据中心 Granite Rapids 处理器率先采用。
　　3nm 制程（Intel 3）进度： Intel 3 相较 Intel 4 约能够提供 18％ 的每瓦效能成长幅度， 预计在 2023 年下半年投片量产。
　　2nm 正名为 20A： 英特尔正式宣布埃米（angstrom）时代来临，由于 1 奈米等于 10 埃米，因此 2nm 称为 20 埃米，英特尔也称 2nm 为 20A 。Intel 20A 预计将于 2024 年逐步量产，高通将是首个采用 Intel 20A 制程技术的客户。
　　20A 之后进入 18A（1.8nm制程）： 将采用改良版的 RibbonFET 架构，以及 ASML 最新一代的 EUV 设备：高数值孔径 High-NA EUV。
　　2. 全新晶体管架构 RibbonFET 将从 20A 制程（2nm）开始导入
　　英特尔宣布在 20A 制程上迎来两大突破性技术：RibbonFET 和 PowerVia。
　　RibbonFET 是全新的晶体管架构，也是英特尔在环绕式闸极（Gate All Around; GAA）晶体管的实作成果，更是英特尔自 2011 年推出 FinFET 后，再度进入全新的晶体管架构。
　　RibbonFET 技术的最大特色，是可以在较小的面积当中堆叠多个鳍片，相同的驱动电流提供更快的晶体管的开关速度。
　　另一个突破性技术 PowerVia 是英特尔首度采用背部供电的设计 ，藉由把电源线移到芯片下方，藉由移除晶圆正面供电所需回路，通过 PowerVia技术连接，可以有效降低漏电流，让信息传递更有效率。
　　3. ASML下一代最新EUV技术：High-NA EUV机台技术的半导体大厂，英特尔或将率先采用
　　英特尔的 20A 之后进入18A（1.8nm制程），将采用改良版的 RibbonFET 架构，以及 ASML 最新一代的 EUV 设备：高数值孔径 High-NA EUV。
　　目前英特尔正与 ASML 紧密合作该机台技术，英特尔也预计 18A 制程会在 2025 年推出。
　　2020 年底三星电子副会长李在镕在 ASML 总部与 ASML CEO Peter Wennink 会面，传出三星除了想确保更充足的 EUV 机台设备之外，还有一个重点便是讨论高数值孔径 High-NA EUV 机台技术的合作细节。
　　据了解，目前一台 EUV 设备要价一亿欧元，而高数值孔径 High-NA EUV 机台的价格或将高达 2.5 亿～ 3 亿欧元。 ASML 预计在 2023 年推出 High-NA EUV 机台的原型机，目前英特尔、三星都积极争取技术上的抢先合作，台积电估计也不会落后。
　　另外，英特尔也表示，随着 EUV 技术往下发展，也会强化投入打造生态系。英特尔的子公司 IMS Nanofabrication是EUV 多波束掩模刻写仪供应商，这是制作高分辨率掩模的必备工具，而掩模则是实现 EUV 光刻技术的关键部分。
　　4. 封装技术跃升为摩尔定律的主旋律，英特尔提出完整封装技术蓝图
　　EMIB (embedded multi-die interconnect bridge)： 首款 2.5D 封装解决方案，Sapphire Rapids 将会是首款量产出货，具备EMIB 技术的数据中心产品。
　　同时，也是业界首款具备 4 个方块芯片的装置，采用俗称的 ＂胶水大法＂ 让彼此紧密连结，提供等同于单一芯片设计的效能。在 Sapphire Rapids 之后，下一世代的 EMIB 将从 55 微米凸点间距降至 45 微米。
　　Foveros： 汲取晶圆级封装能力优势，提供首款 3D 堆叠解决方案。 Meteor Lake 将会是 Foveros 在消费性产品实作的第二世代，其具备 36 微米凸点间距，芯片块横跨多种制程节点，热设计功耗从 5 至 125 瓦。
　　Foveros Omni： 采用芯片与芯片连结与模组化设计，提供不受限的灵活高效能 3D 堆叠技术。 Foveros Omni 允许混合多个顶层芯片块与多个基底芯片块，以及横跨多种晶圆厂节点的分拆芯片（die disaggregation）设计，预计将于 2023 年进入生产。
　　Foveros Direct： 为降低互连电阻，改采直接铜对铜接合技术，模糊了晶圆制造终点与封装起点的界线。 Foveros Direct 能够达成低于 10 微米的凸点间距，提升 3D 堆叠一个量级的互连密度，为原先被认为无法达成的功能性芯片分割开启新页。 Foveros Direct 是 Foveros Omni 的补充技术，同样预计于 2023 年问世。
　　英特尔也宣布亚马逊 AWS 将是第一个采用英特尔 Intel Foundry Services（IFS）封装解决方案的客户。
　　内容来源：微信公号 问芯Voice
　　院士参与！5篇Science打群架，只为争论这一个问题
　　一个博士的血泪求职路：想入职高校？请以我为鉴避坑
　　博士毕业后为了留在上海的大医院工作，她不惜与老家的丈夫离婚
　　特别声明：本文发布仅仅出于传播信息需要，并不代表本公共号观点，侵删；如其他媒体、网站或个人从本公众号转载使用，请向原作者申请，并自负版权等法律责任。