全国产！全志A40iLogosFPGA核心板（4核ARMCo

　　硬件资源
　　SOMTLA40iF核心板板载ARM、FPGA、ROM、RAM、晶振、电源、LED等硬件资源，并通过B2B连接方式引出IO。核心板所有器件（包括B2B连接器）均采用国产工业级方案，国产化率100。
　　图1核心板硬件框图
　　图2
　　图3
　　ARM
　　ARM型号为全志科技A40i，LFBGA封装，工作温度为40C85C，引脚数量为468个，尺寸为16mm16mm。
　　A40i处理器架构如下：
　　表1
　　A40i
　　4xARMCortexA7，每核主频高达1。2GHz
　　GPU：Mali400MP2，支持OpenGLES1。12。0、OpenVG1。1
　　Encoder：支持1080P45fpsH。264视频硬件编码
　　Decoder：支持1080P45fpsH。264视频硬件解码
　　图4A40i处理器功能框图
　　FPGA
　　FPGA型号兼容紫光同创PGL25G6IMBG324（MBG324封装）、PGL50G6IMBG324（MBG324封装），工作温度为40C100C，引脚数量为324个，尺寸为15mm15mm。
　　表2
　　FPGA
　　紫光同创LogosPGL25G6IMBG324
　　紫光同创LogosPGL50G6IMBG324
　　ROM
　　64MbitSPIFLASH
　　LogicCells（LUT4）
　　27072hr51360hrFlipFlops
　　33840hr64200hrDSPSlice
　　40（APM，ArithmeticProcessModule）
　　84（APM，ArithmeticProcessModule）
　　BlockRAM（18Kbit）
　　60hr134hrCMT
　　4（PLL）
　　5hrIO
　　单端（1个），差分对（48对），共97个IO
　　LED
　　2x用户可编程指示灯
　　1xDONE指示灯
　　图5Logos特性
　　ROM1。3。1eMMC
　　核心板通过SMHC（主机控制器）连接至eMMC，使用SDC2总线，采用8bit数据线。eMMC型号兼容江波龙（Longsys）公司的FEMDRW008G88A39（8GByte）、康盈（Kowin）公司的KAS0311D（8GByte）。1。3。2SPIFLASH
　　FPGA端通过SPI总线连接工业级SPIFLASH，型号为芯天下（XTX）公司的XT25F64FSSIGT（64Mbit）。ARM端通过SPI总线经过模拟开关切换后，亦可连接至SPIFLASH，实现固化FPGA端可执行程序的功能。RAM
　　核心板通过专用SDRAM总线连接2片DDR3，分别采用16bit数据线，共32bit。DDR3型号兼容紫光国芯（UniIC）公司的SCB13H4G160AF11MI（512MByte）和SCB13H8G162BF13KI（1GByte）、江波龙（Longsys）公司的F60C1A0004M79W（512MByte），支持DDR31152工作模式（576MHz）。晶振
　　核心板采用2个工业级晶振Y1和Y2。Y1晶振时钟频率为32。768KHz，精度为20ppm，Y2晶振时钟频率为24MHz，精度为10ppm，为ARM端提供系统时钟源。
　　核心板采用工业级晶振Y3。Y3晶振时钟频率为24MHz，精度为20ppm，为FPGA端提供系统时钟源。电源
　　ARM端采用工业级PMIC电源管理芯片，满足系统的供电要求和CPU上电、掉电时序要求，核心板采用5V直流电源供电。
　　FPGA端采用分立电源输出1。2V及3。3V电源，满足FPGA端的供电要求，使用ARM端3。3V电源控制电源使能，分立电源采用5V直流电源供电。LED
　　核心板板载6个LED，其中LED0为电源指示灯，默认上电时点亮。LED1和LED2为ARM端用户可编程指示灯，分别对应PC17和PC18两个引脚，高电平点亮。LED3为FPGA端DONE指示灯，FPGA端加载可执行程序后点亮。LED4和LED5为FPGA端用户可编程指示灯，分别对应P15和P16两个引脚，高电平点亮。
　　图6
　　图7
　　图8
　　B2B连接器
　　核心板采用爱特姆公司的4个工业级B2B连接器，共320pin，间距0。5mm，合高4。0mm。其中2个80pin公座B2B连接器，型号BTB050080F1D08200，高度1。0mm。2个80pin母座B2B连接器，型号BTB050080F1D08200，高度3。0mm。外设资源
　　核心板引出的ARM端主要外设资源及性能参数如下表所示。
　　表3
　　外设资源
　　数量
　　性能参数
　　CSI
　　1CSI1：（CMOSsensorparallelinterface），支持720P30fps；
　　备注：在核心板内部，CSI0（16bit）已连接至FPGA，且未引出至B2B连接器
　　TVIN
　　4hrCVBS输入，支持NTSC和PAL制式；
　　TVOUT
　　4hrCVBS输出，支持NTSC和PAL制式；
　　RGBDISPALY
　　2hr包含LCD0、LCD1输出，支持1080p60fps；
　　LVDSDISPALY
　　2包含LVDS0、LVDS1输出，支持1080p60fps；
　　备注：LVDS0、LVDS1与LCD0（RGBDISPALY）引脚复用
　　MIPIDSI
　　1包含4个数据通道，支持1080p60fps；
　　符合MIPIDSIV1。01和MIPIDPHYV1。00；
　　HDMIOUT
　　1hrHDMI1。4规范，支持1080p60fps；
　　SMHC
　　3支持SD3。0，SDIO2。0，MMC5。0；
　　SDC0：4位数据总线（推荐作为底板MicroSD功能）；
　　SDC1：4位数据总线；
　　SDC3：4位数据总线；
　　备注：核心板板载eMMC已使用SDC2，且SDC2未引出至B2B引脚
　　TWI（I2C）
　　5TWI0TWI4，支持标准模式（100Kbps）和高速模式（400Kbps）；
　　备注：在核心板内部，TWI0已连接至FPGA、PMIC，同时引出至B2B连接器
　　SPI
　　3每路SPI支持2个片选信号；
　　时钟频率高达100MHz；
　　支持MasterMode、SlaveMode；
　　备注：在核心板内部，SPI0（CE0）已连接至FPGA端SPIFLASH，SPI0（CE1）已连接至FPGA，且SPI0未引出至B2B连接器
　　UART
　　8支持4Mbps波特率；
　　支持硬件或软件流控；
　　TSC
　　2hr可作为SPI（SynchronousParallelInterface）或SSI（SynchronousSerialInterface）接口；
　　CIR
　　2hr可通过红外线进行远程控制；
　　RTP
　　1hr四线电阻触摸，12位SAR型AD转换器，采样率2MHz；
　　USBOTG
　　1hrUSB2。0（USB0），支持高速模式（480Mbps）、全速模式（12Mbps）、低速模式（1。5Mbps）；
　　USBHOST
　　2hrUSB2。0（USB1、USB2），支持高速模式（480Mbps）、全速模式（12Mbps）、低速模式（1。5Mbps）；
　　I2SPCM
　　2hr全双工，采样率8KHz192KHz；
　　AC97
　　1可变采样率AC97编解码器；
　　全双工，串行接口，采样率高达48KHz；
　　OWA
　　1hrOneWireAudio，兼容SPDIF协议；
　　AudioCodec
　　1包含2通道ADC，采样率8KHz48KHz；
　　包含2通道DAC，采样率8KHz192KHz；
　　包含2路单声道MICIN、1路立体声LINEIN、1路立体声FMIN；包含1路差分PHONEOUT、1路立体声HP（Headphone）OUT；
　　Ethernet
　　21路EMAC，支持MIIPHY接口（10100Mbps）；
　　1路GMAC，支持MIIRMIIRGMIIPHY接口（101001000Mbps）；
　　SATA
　　1hr支持设备热插拔，支持3。0Gbps速率；
　　PS2
　　2hr兼容IBMPS2协议；
　　SCR
　　1SmartCardReader，时钟速率可调；
　　支持ISOIEC78163和EMV2000（4。0）规范；
　　KEYADC
　　2多按键检测接口，6bit分辨率，输入电压范围为02V；
　　转换速率最高可达250Hz；
　　KEYPAD
　　1hr8x8键盘矩阵接口；
　　PWM
　　8支持PWM输出、输入捕获，输出频率高达24100MHz；
　　支持0100可调占空比；
　　JTAG
　　1支持边界扫描；
　　支持IEEE1149。1和IEEE1149。6标准。
　　备注：核心板引出的FPGA端主要资源为BANK0、BANK2部分IO。引脚说明引脚排列
　　核心板B2B连接器分别为CON0A（母座，对应评估底板CON0A）、CON0B（公座，对应评估底板CON0B）、CON0C（母座，对应评估底板CON0C）、CON0D（公座，对应评估底板CON0D），引脚排列如下图所示。
　　图9核心板引脚排列示意图
　　电气特性工作环境
　　表14
　　环境参数
　　最小值
　　典型值
　　最大值
　　工作温度
　　40C
　　85C
　　存储温度
　　50C
　　90C
　　工作湿度
　　35（无凝露）
　　75（无凝露）
　　存储湿度
　　35（无凝露）
　　75（无凝露）
　　工作电压
　　5。0V
　　功耗测试
　　表15
　　工作状态
　　电压典型值
　　电流典型值
　　功耗典型值
　　状态1
　　5。0V
　　0。21A
　　1。05W
　　状态2
　　5。0V
　　0。55A
　　2。75W
　　备注：功耗基于TLA40iFEVM评估板测得。测试数据与具体应用场景有关，仅供参考。
　　状态1：系统启动，评估板不接入其他外接模块，ARM端不运行程序，FPGA端运行LED测试程序。
　　状态2：系统启动，评估板不接入其他外接模块，ARM端运行DDR压力读写测试程序，4个ARMCortexA7核心使用率约为100，FPGA端运行IFD测试程序。热成像图
　　核心板未安装散热片与风扇，在常温环境、自然散热、满负荷状态下稳定工作10min后，测得热成像图如下所示。其中红色测温点为最高温度点（64。3），绿色测温点为最低温度点（28。8），白色测温点为画面中心温度点（46。8）。
　　备注：不同测试条件下结果会有所差异，数据仅供参考。
　　图10
　　请参考如上测试结果，并根据实际情况合理选择散热方式。机械尺寸
　　核心板主要硬件相关参数如下所示，仅供参考。
　　表16
　　PCB尺寸
　　65mm44mm
　　PCB层数
　　10层
　　元器件最高高度
　　2。0mm
　　PCB板厚
　　2。0mm
　　重量
　　19。8g
　　图11
　　图12
　　元器件最高高度：指核心板最高元器件水平面与PCB正面水平面的高度差。核心板最高元器件为电感（L1）。底板设计注意事项最小系统设计
　　基于SOMTLA40iF核心板进行底板设计时，请务必满足最小系统设计要求，具体如下。电源设计说明VDD5VSOM
　　VDD5VSOM为核心板的主供电输入，电源功率建议参考评估板按最大10W进行设计，并且在靠近核心板电源输入端放置50uF左右的储能电容。
　　图13
　　VDD5VMAINVDD3V3MAIN
　　VDD5VMAIN、VDD3V3MAIN为底板提供的外设电源。为使VDD5VMAIN、VDD3V3MAIN满足处理器的上电、掉电时序要求，推荐使用VDD3V3SOMOUT来控制VDD5VMAIN和VDD3V3MAIN的电源使能。
　　图14
　　系统启动配置
　　核心板内部L7FEL已设计10K上拉电阻，设计系统启动配置电路时，请参考评估底板BOOTSET部分电路进行相关设计。当L7FEL为高电平时，CPU会按顺序检测对应设备启动。
　　图16系统复位信号
　　R24APRESETn（PMICPWROK）
　　R24APRESETn为CPU的复位输入引脚，同时与PMIC的复位输出PWROK相连，可用于输出控制外设接口的复位。该复位在VDD3V3SOMOUT延迟60ms后拉高。当使用该复位作为其他外设复位信号时，需考虑外设电源与复位之间的时序是否满足要求。
　　图17
　　PMICPWRON
　　PMICPWRON为PMIC的开关机控制引脚，PMIC内部已上拉100K电阻到1。8V，默认情况请悬空处理。其他设计注意事项保留MicroSD卡接口
　　评估底板通过SDC0总线引出MicroSD接口，主要用于调试过程中使用Linux系统启动卡来启动系统，或批量生产时可基于MicroSD卡快速固化系统至eMMC，底板设计时建议保留此外设接口。保留UART0接口
　　评估底板将F23PB23UART0RX和F22PB22UART0TX引脚通过CH340T芯片引至TypeC接口，作为系统调试串口使用，底板设计时建议保留UART0作为系统调试串口。