ASML突然宣布，台积电刘德音也没料到，打脸来得这么快

　　台积电打算到2025年量产2nm，并表示会保持技术领先。不过ASML传来的消息让刘德音也没料到，＂打脸＂来得这么快。ASML宣布下一代的High NA EUV光刻机是最后一代NA。
　　因此ASML的光刻机技术即将走到尽头，台积电恐怕很难维持芯片制程迭代，从而被竞争对手追赶甚至是超越。光刻机技术真的走到尽头了吗？台积电竞争变数增多，如何应对？
　　ASML宣布光刻机技术到达尽头
　　先进的光刻机技术支持台积电实现5nm，4nm高端制程芯片突破，为苹果、英伟达、AMD等美企巨头造出每秒万亿次计算的芯片。
　　三星是唯一能跟上台积电制程节奏的芯片制造商，可是三星的工艺良品率没有达到客户的要求，导致高通，英伟达相继将芯片订单交给了台积电，也由此能够看出台积电芯片制造技术的强大。
　　可是这些领先的技术很大程度都是靠光刻机赋予的，如果没有光刻机，即便台积电掌握先进制程，也无法将芯片造出来。就好比厨师离开了厨具，制图师离开了CAD等工具。随着光刻机制程技术的迭代，台积电才能顺利造出一代又一代芯片。
　　ASML目前最先进的是EUV光刻机，采用的是0.33数值孔径系统。不过0.33数值孔径的EUV光刻机最多造出3nm制程的芯片。想造出更先进的2nm芯片，只能将数值孔径升级为0.55。
　　ASML基于该数值孔径能够造出下一代的High NA EUV光刻机，从而改变芯片制造行业的游戏规则。
　　台积电表示会在2024年获得High NA EUV光刻机，并在2025年造出2nm芯片，保证2nm将处于世界领先。可事实真是如此吗？
　　台积电也许可以在2024年顺利采购到High NA EUV光刻机，但是能否保证2nm芯片领先，还需要打上一个问号。
　　因为ASML突然宣布，High NA EUV光刻机会是最后一代NA。也就是说，到了High NA EUV光刻机之后，将来不会再有更先进的光刻机工艺了。难道光刻机技术真的走到尽头了吗？如果从传统的发展路径来看，或许真如ASML所言。
　　但是理论上X射线光刻机以及电子束光刻机都能实现比EUV光刻机更高的精度和分辨率。不过在芯片大规模量产方面，目前还不具备产业链优势。所以ASML要是无法突破比High NA EUV光刻机更先进的技术，恐怕这就是最后一代工艺了。
　　台积电刘德音也没料到，＂打脸＂来得这么快，一旦光刻机技术无法再继续突破，台积电的芯片制程技术将再难提升，届时台积电又该如何保证领先呢？
　　所以在台积电2025年量产2nm之前，自信的发言很容易翻车。甚至不需要到2nm，台积电在3nm就已经落后三星了。
　　了解的人都知道，三星在6月底就宣布完成3nm量产，此后三星又完成了首批3nm芯片订单的交付。何止这些，三星3nm采用的是GAA架构，性能提升和降低功耗都有更出色的表现，不逊于台积电3nm的理论性能表现。
　　台积电竞争变数增多，如何应对？
　　台积电不希望看见的事情还是发生了，竞争对手正在加速追赶。尽管台积电保持了几十年的芯片制造技术领先，但随着摩尔定律极限的到来，以及ASML光刻机技术即将走到尽头，估计台积电也无法保证能始终维持第一的位置。
　　一旦竞争对手取得比台积电更先进的技术，而且良率和产能都达到媲美水准的话，台积电的客户们都会有降低台积电订单依赖的想法。
　　台积电的竞争变数增多，一方面三星步步紧逼，率先掌握3nm量产，有更多的时间去提升工艺良率。另一方面英特尔会成为High NA EUV光刻机的首发客户，并制定了长远的工艺制程规划，背后还有美国的倾力扶持。
　　台积电第一的宝座有很多厂商盯着，过去台积电能凭借EUV光刻机突破一代又一代制程技术，将来台积电突破速度放缓，在众多竞争变数中，台积电该如何应对呢？
　　其实台积电也在降低对传统芯片制程的依赖，押注先进封装产业。当芯片性能到达一定的极限时，通过特殊的封装工艺可以改变集成电路在设备中的排版，布控，甚至使用芯粒技术，把多个小芯片封装堆叠，带来性能持续突破。
　　台积电目前正在大力布局3D封装，还通过先进封装技术给苹果造出了M1 Ultra。这颗芯片就是采用的台积电先进封装工艺打造，把两颗M1 MAX堆叠组合，实现更强劲的性能，晶体管数量高达1140亿根。
　　所以当台积电无法在传统制程更进一步时，大概率会走先进封装路径，延长竞争优势。至于能达到这样的效果，就需要拭目以待了。
　　对此，你有什么看法呢？欢迎在下方留言分享。