搭建芯片级乐高更精确的实时健康监测捕捉更真实的脑电波复旦三项科研成果亮相集成电路奥林匹克ISSCC2022

　　今年2月，由复旦大学芯片与系统前沿技术研究院刘明团队、微电子学院徐佳伟团队和类脑芯片研究院史传进团队分别作出的三项科研成果在集成电路设计领域顶级国际学术会议国际固态电路会议（ISSCC 2022）上亮相，入选数量在大陆高校中列为第三。
　　研究团队论文标题 芯片与系统前沿技术研究院
　　刘明团队COMB-MCM:Computing-on-Memory-Boundary NN Processor with Bipolar Bitwise Sparsity Optimization for Scalable Multi-Chiplet-Module Edge Machine Learning 微电子学院
　　徐佳伟团队A 0.5mΩ/ Hz 106dB SNR 0.45cm2 Dry-Electrode Bio-Impedance Interface with Current Mismatch Cancellation and Boosted Input Impedance of 100MΩ at 50kHz 类脑芯片研究院
　　史传进团队A 0.021mm2 65nm CMOS 2.5GHz Digital Injection-Locked Clock Multiplier with Injection Pulse Shaping Achieving -79dBc Reference Spur and 0.496mW/GHz Power Efficiency
　　搭建芯片级的＂乐高＂拓展算力
　　融合存储与计算降低能效
　　近年来，随着人工智能应用场景的爆发，人工智能算法对算力的需求增长已经显著超越了芯片摩尔定律，传统计算芯片的算力越来越无法满足人工智能高并行计算的需要。
　　同时，人工智能算力的实现，基于大数据平台、AI算法等组成的数据中心，随着碳达峰碳中和目标的提出，大型数据中心产生的能源消耗已引起广泛关注。
　　有没有一种解决方案，在提升芯片算力的同时实现低能耗？即，既让马儿跑得好，还让马儿不吃草？
　　复旦大学芯片与系统前沿技术研究院刘明院士团队提出的多芯粒的存算一体集成芯片——COMB-MCM（Computing-on-memory boundary – Multi-Chiplet-Module），或可达到＂一箭双雕＂的效果。
　　相关成果以COMB-MCM:Computing-on-Memory-Boundary NN Processor with Bipolar Bitwise Sparsity Optimization for Scalable Multi-Chiplet-Module Edge Machine Learning为题，在ISSCC 2022上发表并作长报告。
　　在系统层面，COMB-MCM搭建了可拓展的多芯粒集成（Multi-Chip-Module，MCM）系统。论文通讯作者、芯片与系统前沿技术研究院青年副研究员陈迟晓将这项多芯粒集成技术比喻为＂搭乐高＂，一个芯粒（chiplet）就是一块乐高，通过将不同数量的＂乐高＂通过先进封装技术拼接叠加成集成芯片，可以适应不同人工智能场景和算力的需求。
　　在陈迟晓看来，随着后摩尔时代的到来，单个芯片性能存在着可见的物理＂天花板＂，多芯粒集成技术有望成为支撑芯片发展的另一条技术路径。由于算力能以＂搭乐高＂的形式进行拓展，COMB-MCM还避免了＂一系统一设计＂的重复研发成本，也为未来单一封装内的异质异构集成提供了一个新的设计思路。
　　在架构层面，COMB-MCM提出了＂存边计算型＂存算一体架构（Computing-On-Memory-Boundary，COMB）。传统的冯诺伊曼架构以计算为中心，处理器与存储器分离，两者之间的大规模数据搬移产生了大量功耗，而存算一体架构通过将数据存储单元和并行计算单元合为一体，以大幅减少片内、片间的数据通信和搬移，达到降低功耗、提高系统算力的效果。
　　COMB-MCM分别采用65nm和28nm工艺制造，65nm工艺下通过2.5D封装的MCM系统验证了方案的可行性，并在28nm工艺下实现了更好的性能。
　　据陈迟晓介绍，以算力来看，28nm工艺下的COMB-MCM每秒可以完成5*10¹²的计算。如此算力可以达到什么效果？他举了一个例子，如果将该芯片应用于图像识别，每秒能自动识别30帧-50帧图像，当前主流摄像头的帧率为每秒24帧-30帧，这意味着，它可以做到实时识别目标。
　　从功耗而言，＂目前1TOPS算力的GPU,采用传统计算芯片产生的功耗为几十瓦，多芯粒的存算一体集成芯片只消耗100毫瓦。＂陈迟晓说。
　　算力可以拓展，能耗大大降低，在人工智能方兴未艾的今天，COMB-MCM应用前景广阔，有望在无人机、自动驾驶等智能终端和大型数据中心的超算上发挥作用。
　　团队合影
　　微电子学院曾晓洋教授团队、工程与应用技术研究院张立华教授团队等对此项工作也有贡献。
　　电极面积比成人小手指甲小
　　实现更精确和舒适的实时健康监测
　　在全民大健康观念逐渐普及的年代，人们对身体健康参数的关注度不断飙升，但是在传统印象中，对诸如体脂、心率、呼吸率等参数的检测需要在专业机构或使用专业仪器才能实现。
　　你是否能想象，将几个比指甲还小的电极放在身上就可以实现健康参数的实时监测？可穿戴生物阻抗检测设备正是你在生活中也许会需要的那个答案。
　　可穿戴，就是可以直接＂穿＂在身上的便携式设备，而生物阻抗检测是一种利用生物组织电特性及其变化规律提取与生理、病理状况相关信息的检测技术。
　　传统生物阻抗检测系统需要涂抹电极凝胶后贴于皮肤，检测时如同带着一张＂需要保持紧密关系的面膜＂。
　　＂面膜＂不能干，也不能掉，那么如何实现更舒适更精确的信号提取？
　　复旦大学微电子学院集成电路设计实验室(ICD)徐佳伟团队设计了更小尺寸、更适合长时间穿戴的干电极检测系统，与身体相连的干电极面积仅为0.45cm2，比成年人的小手指甲还要小。
　　该成果以A 0.5mΩ/ Hz 106dB SNR 0.45cm2 Dry-Electrode Bio-Impedance Interface with Current Mismatch Cancellation and Boosted Input Impedance of 100MΩ at 50kHz为题，被ISSCC 2022录用，并荣获该年的＂丝绸之路奖项＂(ISSCC Silk Road Award)。该课题由徐佳伟和洪志良教授作为指导老师，第一作者为直博生潘钦竞，并由瞿天翔、唐彪、单飞等学生协助完成。
　　团队合影
　　据介绍，小尺寸干电极虽然具有尺寸和使用上的优势，但同时会引入极高的皮肤/电极接触阻抗，传统设计有限的输入阻抗会导致信号衰减，严重时会降低系统的测量精度，也存在激励电流不匹配问题。面对难题，团队提出创新的全预充技术和安静斩波技术提升芯片的输入阻抗，经仿真测试终于打造出现阶段性能突出的干电极生物阻抗检测系统，与国内外的最新研究成果相比，该系统测量信噪比为最优水平106dB，并在50kHz的信号频率下，实现了100MΩ的超高输入阻抗。
　　从整体设计思路的提出，到反复仿真、流片、测试，因为部分生物信号本身就微弱的特性和非理想的寄生电容，团队在从灵感到实现的过程中经常遇到新问题，想法也不断优化，106dB、100MΩ这些看似简单罗列出来的数字背后，不仅是性能的提升，也是团队精益求精的科研氛围所在。
　　徐佳伟表示，由于无辐射、非侵入的特点，高精度的可穿戴生物阻抗测量设备身处大片蓝海市场，不仅在大健康、互联网医疗等领域具有广阔的应用前景，还可为其他高能效、小尺寸、用户友好的可穿戴生理信号测量设备提供有效的设计思路。
　　捕捉更真实、更准确的脑电波
　　芯片显微图
　　对癫痫患者而言，脑电波图是对病情走势与发病预测极有力的判断依据，尽快捕捉到脑电波异常，能使先前未确诊的患者及时得到治疗，也可作为发病征兆早做准备。若能采集到更精确的脑电波信号，医患双方都将拥有更强的防治应对能力。
　　信号的捕捉，则与一块小小的脑机接口芯片有关。
　　近期，复旦大学类脑芯片与片上智能系统研究院（iBiCAS）芯片设计团队一篇关于数字时钟生成电路的论文，在更真实准确地捕捉和记录脑电信号方面取得了重要突破。
　　通过将脑机接口芯片紧贴皮肤或植入脑中我们可以将脑电信号无线传输至接收器。为了将脑电信号准确转换为计算机看得懂的＂语言＂，并被接收器无损接收，就需依赖芯片内的核心部件——数字时钟发挥作用。
　　据团队成员介绍，从功能上看，数字时钟像是一部搭载脑电信号的列车，以形如秒针走动的方式，载着目标信号一同经过芯片内负责记录、转换、运算、放大的各模块，并尽量准确无误传达至接收器。但实际运行过程中，＂秒针＂每走一格，可能因各种非理想因素而无法达到精准的＂一秒＂，这种误差在专业术语中被称为＂相位误差＂，误差越大，时钟越不准，即导致信号失真越严重。
　　如何解决时钟不准的问题？
　　目前，基于环形振荡器的数字注入锁定时钟倍频器受到广泛应用，它会周期性用参考时钟边沿注入脉冲，对时钟进行相位调整。通俗地说，就是每隔一段时间就去拨动＂秒针＂位置，让它回到正轨重新行走。
　　然而，＂重新计秒＂未必就能消除误差，由于存在诸多影响注入性能的非理想因素，过程中往往会引入确定性相位误差，从而产生较高的参考时钟杂散，即出现周期性的延迟，影响原信号＂上车＂与＂下车＂的模样，导致信号失真加剧。也就是说，如果拨的时间不恰当，或没解决秒针走快/走慢的问题，时钟还是会不准。
　　所以，注入的时间与波形把握，就尤为关键。
　　为了尽可能降低杂散功率，徐荣金博士提出了一种注入脉冲整形技术，该设计利用脉冲宽度调节器矫正宽度误差，利用脉冲整形技术矫正频率和相位误差，通过使得注入脉冲本身趋近理想波形，而非对所有非理想因素做矫正，实现了-79dBc参考时钟杂散，比目前业界报道的最低杂散-72dBc还要低7dBc。
　　此外，该设计利用采样器将高频相位误差降到低频，以及用数字控制延迟线取代传统的数模转换器等方式，只用了0.021mm2 的面积以及1.23mW的功耗，实现了819fs时钟抖动，各项指标均达到国际领先水平。
　　从-72dBc到-79dBc，参考时钟杂散的大幅降低，意味着信号传递准确性提高，基本达到＂上车什么样，下车就什么样＂，且大大节省了＂空间＂和＂油费＂。
　　换言之，今后有望用尺寸更小的脑机接口芯片、以更少的功耗捕捉到更真实、更准确的脑电信号。
　　相关成果以A 0.021mm2 65nm CMOS 2.5GHz Digital Injection-Locked Clock Multiplier with Injection Pulse Shaping Achieving -79dBc Reference Spur and 0.496mW/GHz Power Efficiency为题发表在ISSCC 2022上。
　　目前，研究院在上海市脑科学与类脑人工智能重大专项的支持下，这一研究成果性能上已经可以投入实际应用。研究院拟将此款数字时钟用在1024通道脑机接口芯片上，将芯片植入小鼠或恒河猴脑中后，实时监测脑电波变化，并通过脑电信号解码，解读脑电波代表的实际信息，解析大脑工作机制。未来除诊治癫痫等脑部疾病外，精确监测还可能应用于瘫痪患者脑电信号的读取，辅助他们完成打字行走等功能。
　　来 源
　　微电子学院、芯片与系统前沿技术研究院、类脑芯片研究院
　　组 稿
　　融媒体中心
　　文 字
　　丁思同、王越、冯俊婷
　　图 片
　　受访者提供
　　责 编
　　李斯嘉
　　编 辑
　　丁辰琦