中国芯传来好消息！清华大学突破1nm以下晶体管

　　3月10日，清华大学集成电路学院公布，任天令教授团队在小尺寸晶体管研究方面取得重大突破，首次实现了具有亚1 nm 栅极长度的晶体管，并具有良好的电学性能。
　　这标志着中国在小尺寸晶体管方面，成功挑战1nm，这项成果推动了摩尔定律进一步发展到亚1纳米级别，同时为二维薄膜在未来集成电路的应用提供了参考依据。
　　这项成果以题为＂Vertical MoS2 transistors with sub-1-nm gate lengths＂发表在了最新一期《Nature》期刊上。
　　《Nature》在线发表截图
　　论文链接：
　　https://www.nature.com/articles/s41586-021-04323-3
　　摩尔定律下的晶体管
　　什么是 摩尔定律？
　　Intel公司创始人之一的戈登·摩尔（Gordon Moore）在1965提出：＂集成电路芯片上可容纳的晶体管数目，每隔18-24个月便会增加一倍，微处理器的性能提高一倍，或价格下降一半。＂这在集成电路领域被称为＂摩尔定律＂。
　　自1960年代第一块集成电路建成以来，硅 (Si) 晶体管按照摩尔定律的指导不断缩小，因此可以在一个芯片上构建更多设备。当栅极长度 (Lg) 缩小到 5nm 以下时，Si 晶体管现在正在接近缩放极限。
　　信息智能时代，芯片是＂产业之米＂。现在的一部手机里就装有20多个芯片，一辆汽车装有100多个芯片。未来每个设备里都会装有大量的芯片。功能越多，需要的芯片越多。
　　芯片=半导体材料+集成电路。集成电路是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起。
　　晶体管作为芯片的核心元器件，更小的栅极尺寸能让芯片上集成更多的晶体管，并带来性能的提升。
　　清华大学突破1nm以下晶体管的重大意义
　　芯片研发不仅仅是半导体企业的责任，面对芯片被卡脖子的现状，国内高校已经开始行动。清华大学作为国内顶尖学府，专门设立了集成电路学院。清华大学集成电路学院设立不到一年时间，已经在重要的芯片研究领域取得了重大进展。
　　想要突破到更先进的纳米工艺，不仅要将晶体管长度做到更细微的程度，密度、逻辑面积等等也得压缩。
　　而晶体管作为保障电流传输的开关器件，不管芯片制造商有怎样的工艺改进，最终都无法绕开晶体管的栅极束缚。
　　亚1nm栅长晶体管结构示意图
　　因为摩尔定律的限制，所以导致集成电路可容纳的晶体管数量难以翻倍。也就在这个时候，清华大学验证了垂直硫化钼晶体管的可行性，将晶体管微缩程度再次提高，从而突破1nm以下的晶体管。
　　这项研究成果的意义实际上是非常重大的。它是一项理论成果，清华大学提供了一个很好的理论方向，为将来开创芯片新纪元提供了新的可能性，也为将来的实践奠定了很大的基础，为后续展开探索脚步的先行者们指引方向。
　　更有业内猜测，台积电会不会和清华大学合作？如果有了清华大学对1nm以下的晶体管理论佐证，双方展开合作讨论，是不是意味着台积电有望攻破比1nm更先进的亚1nm芯片呢？
　　挑战1nm，突破1nm以下栅长晶体管的瓶颈，日本、美国等一直在探索。力争突破＂卡脖子＂难题，中国企业和高校，也一直在研发探索的路上。克洛诺斯科技2021年研发出了应用于晶圆检测领域的 50nm超精密气浮运动平台，突破了国内半导体晶圆制造中难度极高的底层技术，并且，目前克洛诺斯还在不断地向更高精密的产品研发迈进。
　　克洛诺斯视频号发布
　　半导体领域，关键技术的突破，尤为重要，期待未来，＂清华系造芯＂、＂中国造芯＂越来越强，实现更多＂零的突破＂。