第三代AMDRyzen3000处理器前导与架构介绍

　　呼！在效能解禁前，先来了解下全线首发8颗Ryzen9、7、5的3000系列处理器，以及7nm、Zen2架构下的革新，如何榨出15IPC的效能提升。而下一篇就等待77号解禁，在带来Ryzen的效能、游戏测试，以及Navi的游戏测试啰！
　　全线首发8颗Ryzen9、7、5的3000系列处理器
　　AMDCEODr。LisaSu于今年COMPUTEXCEOKeynote首发第三代Ryzen3000系列处理器，又在E3Live活动中给出16核心的惊喜Ryzen93950X，这波77号上市的名单就有着7颗Ryzen9、7、5的3000系列处理器，而Ryzen93950X稍晚于今年9月推出。
　　Ryzen3000系列规格表。
　　玩家可比对上表处理器规格，Ryzen9有着3900X12C24T与3950X16C32T处理器，这两颗原为Threadripper（TR4）系列规格，但这次因Zen2的架构升级，下放至RyzenAM4平台。
　　时脉方面，3900X最高4。7GHzTurbo、3950X4。6GHzTurbo，可见这两颗天身体质都不错，而两者皆是105WTDP，只不过定价策略3950X749、3900X499，这价格差异确实有点大，但与同核心的竞品相比，恩！还行阿。
　　Ryzen7的3800X与3700X都是8C16T处理器，仅差异在时脉、价格与TDP。3800X是整个系列中预设最高3。9GHz的基础时脉，但Turbo仅4。5GHz，而相较3700X则是3。64。4GHz。只不过预设下3800X为105WTDP、3700X65WTDP，主要是让玩家、系统商可有不同的选择，再加上3800X399、3700X329定价，可见这代8C甜蜜点无疑是3700X。
　　Ryzen7与9都标配WraithPrismRGB信仰风扇。
　　至于主流Ryzen5的3600X与3600都是6C12T处理器，同样差异在时脉、TDP与价格，相对价格对比竞品都相当超值。
　　最后，这次首发中还有Ryzen53400G（Vega11）4C8T与Ryzen33200G（Vega8）4C4T，这两颗实际是上代12nm、Zen产品，但也因此CPU与GPU时脉双提升，而且3400G不仅定价降低，换WraithSpire95W散热器并改用MetalTIM导热介质，这颗APU可以期待阿！
　　Ryzen53400G价格降、换散热器、改MetalTIM，期待。
　　首杀7nmZen2新架构15IPC提升
　　第三代Ryzen获得如此的成功，除了与TSMC深度合作7nm製程之外，Zen2架构的改进也是功不可没。AMD仅花2年的时间，让Zen2架构有着15InstructionsperClock（IPC）的提升，主要重点在于：强化前端（FrontEnd）的分支预测（BranchPrediction）设计、提高整数（Integer）吞吐量、加倍浮点数（FloatingPoint）运算与降低记忆体延迟。
　　AMD花2年时间让Zen2提升15IPC。
　　Zen2整体架构并无太大的改变，承袭Zen系列的设计，但在各部细节精进榨出更多的效能。Zen2主要有全新L2分支预测TAGE、加大MicroOpCache、加倍L3Chace、4组IntegerUnits与3组AGUs、3AGENspercycle、增加loadsstore资源与支援AVX256浮点数运算。
　　各级快取也有着通道、容量的改变，以及对于虚拟化安全性、硬体强化安全机制等。
　　Zen2架构改变重点。
　　Zen2架构改变重点。
　　处理器前端的分支预测（BranchPrediction），L1採用HashedPerceptron预测，尽可能的预取，而L2则採用新的TAGE预测，以额外的标记实现更长的分支记录，获得更好的预测结果。
　　因此加大BTB（BranchTargetBuffer）分支目标缓冲，记录更多的指令预测与快取要求，L1BTB加大至512entry、L2BTB加倍至7Kentry，而L0BTB维持16entry不变，此外IndirectTargetArray加大至1Kentry。
　　这样的改变下，可大幅降低30的错误预测率。虽然L1ICache降至32KB但提升至8way通道，亦可增加预取与提高使用率。
　　Fetch。
　　解码Decode方面，MicroopCache加大至4Kentry，比以往储存更多的解码指令，并提升调度率给予8FusedInstruction至缓冲的通道；而解码器依旧4Instruction输出至缓冲，在一个週期下可输出6MicroOpDispatch调度。
　　Decode。
　　整数Integer运算单元，每週期可接收6个MicroOpDispatch，至224entryReorderBuffer，而整数单元技术上有着4个16entryALUScheduler、1个28entryAGUScheduler，共92个整数调度器。
　　同样每週期可执行4ALU、3AGU的运算，并加强SMT多执行绪的ALU、AGU的调度公平，并追蹤特定ALU操作，管理自旋锁（SpinLock）的状况。
　　Integer
　　浮点数FloatingPoint运算单元，可说这代一大很有感提升，支援AVX2指令，意味着AMD加倍FloatingPoint与LoadStore频宽至256b，因此可在一个週期执行AVX2的运算。而AMD说道实际运行AVX时并无设计降低时脉的设置，但最终可能因功耗、散热而自动调节。
　　FloatingPoint。
　　LoadStore单元，也对应着运算单元的改变，提升至每週期2个256bit载入、1个256bit储存操作，而StoreQueue也增加至48entry。
　　LoadStore。
　　这代快取主要是加大频宽、容量。
　　Zen2加入新的快取指令：CLWB、WBNOINVD与QOS等。
　　精进Chiplet设计7nmCCD、12nmcIOD
　　Zen2维持着同样的CoreComplex（CCX）设计，每个CCX当中有着4个核心以及各自的快取，并将所有对外IO抽离，成为Chiplet小核心设计。因此，一颗Ryzen处理器，将包含至少一颗CCD（内含两颗CCX）与一颗cIOD（IODie）。
　　CCX。
　　CCDcIOD。
　　CCD之间的2颗CCX相互以DietoDieInfinityFabric沟通，并有着32Bcycle双向与cIOD的DataFabric传输资料；因此cIOD（IODie）主要包含DataFabric、记忆体控制与IOHub等功能。
　　路线框架图。
　　Zen2实质上是各单元的精进与强化，但改以Chiplet设计的7nmCCD与12nmcIOD，更考验着AMD如何实现在AM4脚位上。因此，这一代Ryzen处理器，为了维持相同的针脚，採用着12层电路板（substrate），据悉全球只有两家Vendor可製作microPGA符合Ryzen所需。
　　而其中12nm採用150um的SolderBump、7nm使用130um的CopperPillar针脚，确保线路、针脚可相容于现有的AM4脚位。
　　採用更紧密的针脚，让Zen2依旧相容AM4。
　　混合着SolderBump与CopperPillar的封装。
　　电路板路线图。
　　小结
　　第三代Ryzen处理器效能的提升，其中60可归功于Zen2架构的改良，而40则是频率与7nm製程的提升。
　　Zen2比起Zen有着15IPC提升，而实际效能比起Zen则有着21的成长；至于实际效能比较就留待77号效能解禁时在跟各位报告了。
　　单核心效能提升。
　　来源：第三代AMDRyzen3000处理器前导与架构介绍